다중 연산 장치 프로세서의 명령문 다중 발진 논리

Abstract

다중 연산 장치를 갖고 있는 프로세서에서 속도의 향상과 연산 장치들의 활용도를 높이기 위한 명령문 다중 발진 논리를 제안하였다. 기존의 보존소를 이용한 발진 논리와 지명 스택을 사용한 발진 논리에 비하여, 제안한 발진 논리가 발진율 및 속도향상치에서 증가된 결과를 보이고 있음을 시뮬레이션을 통하여 입증하였다.

A multiple instruction issue logic is proposed to enhance the speedup and the utilization of multiple functional-unit processors. Compared to the instruction issue logic using reservation station or dispatch stack, the simulation result shows that this logic improves the issue rate and speedup.