다중 연산 장치 프로세서의 개선된 명령문 다중 발진 논리

Abstract

다중 연산 장치를 갖고 있는 프로세서에서 속도의 향상과 연산 장치들의 활용도를 높이기 위한 명령문 다중 발진 논리를 제안한다. 기존의 데이타 난점만을 해결한 논리에 제어 난점을 해결하는 논리를 추가하여 개선된 명령문 다중 발진 논리를 제시한다. 파이프라인의 진행을 저지하여 파이프라인을 비우도록 하는 기존의 방법과는 달리, 계속 진행시키면서 제어 난점을 해결하는 방법을 사용한다. 기존의 방법보다 평균 5.79% 정도로 분기 예측 오류나 인터럽트 발생으로 인한 손실을 감소시키는 효과를 보이고 있다

An improved multiple instruction issue logic is proposed to resolve control in addition to data hazards in pipelined multiple functional unit processors. Without stalling or squashing pipeline, this logic advances instructions in the pipeline and removes control hazards. The penalties of branch predict-miss or interrupt are reduced to 5.79% in comparison with those of other methods.